(19)

KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

*

(11)Publication

1019940008139

number:

B1

(43) Date of publication of application:

03.09.1994

(21)Application number: 1019910009995

(71)Applicant:

SAMSUNG ELECTRONICS

CO.

(22)Date of filing:

17.06.1991

(72)Inventor:

JEON, DONG-SOO SEOK, YONG-SIK

(51)Int. CI

G11C 7 /06

(54) DATA SENSE AMPLIFYING CIRCUIT FOR SEMICONDUCTORMEMORY DEVICE

(57) Abstract:

The data sense amplifying circuit includes a signal amplifying circuit, a first MOS capacitor with the gate connected to a first bit line and the source and drain commonly connected to the signal amplifying circuit, and a second MOS capacitor with the gate connected to a second bit line and the source and drain commonly connected to the signal amplifying circuit, thereby rapidly sensing data.

Copyright 1997 KIPO

Legal Status

Date of request for an examination (19910617)

Notification date of refusal decision (00000000)

Final disposal of an application (registration)

Date of final disposal of an application (19941203)

Patent registration number (1000808470000)

Date of registration (19941228)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent (00000000)

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

특 1994-0008139

(19) 대한민국특허청(KR) (12) 특허공보(B1)

(51) Int. Cl.⁵

(45) 공고일자

1994년09월03일

GNC 7/06

(11) 공고번호

특1994-0008139

(21) 출원변호 (22) 출원일자	특(991-0009995 (991년 06월 17일)	(65) 공개번호 (43) 공개일자	특 1993+0001207 1993년 01월 16일
(개) 출원인	삼성전자 추식회사 김 경기도 수원시 권선구 매	광호 탄동 416번지	-
(72), 발명자	전통수 서울특별시 서초구 서 <i>초</i> 2 식용적	동 전통이파트 3통 10113	Σ
(74) 대리인:	대구적할사 서字 평리4동 미권주	; 1348 <u>-</u> 4 17607*	

박종호 (백자공보 제3/33호)

(54) 반도체 메모리 장치의 테이터 감지 증폭화로

요약

내용 없음,

D#5

年1

BAN

[발명의 명청]

반도체 메모리 장치의 데이타 감자 증폭회로

(도면의 간단한 설명)

제1도는 증래의 회로도.

제2도는 본 발명의 회로도

제3도는 제2도의 동작 피형도.

제4도는 모오스 캐패시터의 피형도

*,도면의 주요부분에 대한 부호의 설명

MD (등화회로

20: 메모리 쎌

30 : 신호증폭기

40 : 감지증폭기

50 : 전달회로

[발명의 상체한 설명]

본 발명은 반도체 메모리 장치의 데이타 감지 회로에 관한 것으로, 특히 메모리 쎌과 비트라인간의 데이 타 공유 시점에서 미역한 정보 선호를 증폭하며 신속하게 데이타를 감지할 수 있는 회로에 관한 것이다.

반도체 메모리 장치인 다이나막 뱀(Dynamic random Access Memory: 이하 "DRAM"이라 청항)은 로우 다고면 에 의해 선택된 메모리 쎌에 촉적된 데이터를 쎌 트랜지스타의 드레인에 접속된 비트라인으로부터 충전하거나 방전하고, 장기 비트라인상에서 전압자 형태로 나타난 정보는 장기 비트라인에 병렬 연결된 감지증 폭에 의해 감지 증폭되어 외부로 위하진다. 그리고 독출된 장기 메모리 쎌에는 다시 원래의 데이터가 충적 또는 방전되어 다이내막한 메모리 가능을 갖는다. 그러나 전체적인 메모리 장치의 집적도가 중기하고 고속 등직화 되어감에 따라 메모리 엘의 정전 용량이 축소되고, 이는 상대적으로 비트라인의 정전 용량에 의해 부하기 가중되는 결과가 된다. 따라서 데이터의 선속한 감지 등작을 위해서는 메모리 쎌의 비트라인의 정전 용량에 가까와져야 함은 물론이다.

제1도는 메모리 빨에 저장된 데이터를 감지하는 층래의 일반적인 회로도로서, 제1도의 구성에 의거 증래 의 데이터 감지 동작을 살펴본다. 단지(9)로는 중간 전압 발생기(half vcc generator) 프리차이지를 위한

Věd

등화 전압이 인기되는데, 여기서는 2 라고 가정한다. 먼저 메모리 벨 머레이(20)내의 엔모오스 트랜 지스터(22)와 캐패시 터(23)로 구성된 메모리 벨에서 데이터를 특출하기 전에 제가 및 제2비트라인

(BL, BL)를 프리치아지 시키기 위하다 단자(11)는 하이 레벨의 등화전호 VEO를 인기한다. 따라서 엔 V.C.C.

모으스 트랜지스터(12~14)가 도통되어 제1 및 제2비트라인(31.32)는 2 레벨로 프리차아지 및 등화되어 있는 상태가 된다. 이후 행 디코더(row decoder)에 의해 워드라인(21)이 선택되면 엔모오스 트랜지스터(22)가 도통되며, 이로인해 엔모오스 트랜지스터(22)의 드레인으로는 캐패사터(23)의 저장 데이터 레벨이 나타난다. 따라서 상기 캐패사터(23)와 제1비트라인(BL)간에는 전하공유(charse sharins)동작이 일

그러면 상기 제 및 제2H(트리인(3),32)에 그로스 연결된 피모오스 트랜지스터(42,43) 및 엔모오스 트랜 지스터(45,46)에 의해 제1비트라인(80)의 데이터 레벨이 감지하여 중폭됨으로서, 데이터의 논리가 결정된 다. 상기,감지증폭기(40)에 의해 데이터 논리카,결정되면, 라인(51)로 하이 레벨의 분리신호가 인기되어 · 전달 게이트인 엔모오스 트랜지스터(52,53)를 도통시키며, 미로인해 제1 및 제2H트라인(BL. BI)의 논리상태를 제1 및 제2입출력라만(10, IO)으로 진승된다. 따라서 제1 및 제2비트라인(BL, BI)을 Vcc

2 로 프리치아지 시키 후 의분에서 어드레스가 주어지게 되면 투적 워드라이이 전략되어 해당 메모리 빨리 후보로 이들 정보를 비트라으로 건물하게 되는 것이다. 그러나 메모리 빨리 휴대시된스의 홍량에 비하여 비트라인의 캐패시된스 용량이 크므로, 전달되는 정보는 매우 미약하게 된다. 이름 개선하기 위해서는 메모리 빨의 캐패시된 용량을 증가시키거나 또는 비트라인의 캐패시된스 용량을 감소시켜야 하는데, 이를 결우에는 메모리 장치(대한)의 면적을 크게 하여야 하는 단점이 야기되었다.

[[[리사 본 발명의 목적은 반도체 메모리 장치에서 메모리 빨과 비트라인간의 데이타 공유시점에서 발생되는 미약한 정보신호를 감자 증폭 전에 [[차] 증폭할으로서 메모리 빨의 정보를 신속하게 안정화 시킬 수 있는 회로를 제공할에 있다.

상기 본 발명의 목적을 달성하기 위하여 본 발명은, 워드라인과, 제1 및 제2비트라인과, 등화신호 발생시상기 제1 및 제2비트라인을 증간 정압 레벨로 프리차마지 하는 동화회로와, 상기 워드라인과 베1비트라인에 연결되대 소정의 데이터를 저장하는 메모리 빨과, 상기 웨그및 제2비트라인의 정보를 감지 및 증폭하는 반도체 메모리 장치에 있어서, 상기 워드라인 인에이블후 소정 시간 뒤에 인에는 감지증폭기를 구비하는 반도체 메모리 장치에 있어서, 상기 워드라인 인에이블후 소정 시간 뒤에 인에 이를 감기 전호증폭 수단에 소요스 및 드레인이 공통, 연결되는 제1모오스 캐패시터와, 상기 제2비트라인에 게이트가 연결되고 상기 선호증폭 수단에 소요스 및 드레인이 공통, 연결되는 제1모오스 캐패시터와, 상기 제2비트라인에 게이트가 연결되고 상기 전호증폭 수단에 소요스 및 드레인이 공통, 연결되는 제1모오스 캐패시터와, 상기 제2비트라인에 게이트가 연결되고 상기 전호증폭 수단에 소요스 및 드레인이 공통 연결되는 제1모오스 캐패시터로 구성되어, 상기 제1 및 제2모오소 캐패시터가 게이트 모드의 전압 비미어스에 의해 캐패시턴스 용량이 변화되어 제1 및 제2비트라인의 전압차를 상기 감지증폭기가 신속하고 안정된 감지 기능을 수행하도록 동작하는 반도체 메모리 장치의 데이타 감지 증폭회로임을 특징으로 한다.

이하 본 발명을 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 의한 반도체 메모리 장치의 데이타 감지 증폭회로의 실처예를 보여주는 도면이다. 그 구성은, 엔모으스 트랜지스터(12~14)로 구성되며, 등회라인(11)에 게이트가 공통 접속되어 제1 및 제2비 VCC

트리인(B., BI)을 2 로 프리차이지하는 등화회로(10)와, 엔모오스 트랜지스터(22) 및 캐패시터(23)로 구성되어 해당 워드라인(21)이 인에이들릴지 않기 캐패시터(23)에 저장하고 있는 정보를 제1비트 라인(B)으로 돌력하는 메모리 셀(20)과 제기및 제2비트라인(B), **BI**)에 각각 게이트가 접속되며, 드 레인 및 조오스가 선호증폭 수단(31)에 공통 접속되는 제1및 제2모오스 캐피시터(32,33)로 구성되어 상 (BL)의 미약한 정보 선호를 1차 7] 진호증폭 주단(31)이 연예이불될까 상기·제1 및 제2비트라인(BL. 증폭하는 신호증폭기(30)와 상기 제1 및 제20(트라인(8L, BI)에 게이트가 각각 크로스 연결되는 두 개의 피모오조 트랜지스터(42,43) 및 엔모오스 트랜지스터(45,46)로 구성되며 1차 증폭된 제1 및 제2비트 라인(BL) BI)의 정보 신호를 감지 및 증폭하여 정보의 논리 레벨을 결정하는 감지증폭기(40)와 상기 제1 및 제2비트리언(BL) 용도)과 제1 및 제2입력출력라인(10, 10) 사이에 각각 연결되는 두개의 전 『달용』엔모오스 트랜지스터(52(53)로 구성되어 상기 제1 및 제2비트라만(BL, $\overline{f B1}$)의 정보 산호를 상기 제1일 제2입출력라면(10, 10)로 전달하는 전달회로(50)로 구성된다.

제3도는 본 발명에 [다른 신호증폭기(30)의 동작파형도로서: 제34도는 메모리 벨의 정보가 테이타 "1"일시 의 동작파형도이고, 제38도는 메모리 벨의 정보가 데이타 "0"일시의 동작파형도이다. 제4도는 엔모오스 트랜지스터의 캐패시턴스 대 전압의 특성도이다.

장술한 구성에 의거 본 발명의 동작특성을 장제히 설명한다.

면지 등화 과정을 살펴보면, 메모리 장치의 리드 또는 라이트 모드에서 등화라인(이)으로 등화신호 누티 가 인기되면, 엔모오스 트랜저스타(12~13)가 도통되어 제1 및 제2비트라면(8L, $oldsymbol{BL}$)은 증간 전압 발 Vcc

생기(half voc.generator)로부터 출력되는 '' 전압 레벨로 등화 및 프리차마지 된다. 미후 외부에서 어드레스가 공급되면 해당 어드레스에 대응되는 워드라면(21)이 선택된다. 상기 워드라면(21)이 인에미를 Voc.

되면, 메르리 쎌(20)의 엔모오스 트랜지스타(22)가 도통되어 제1비트라인(BL)은 상기 2 천압과 상기 개파시타(23)의 정보에 의한 전하공유 통착이 발생된다. 미때 상기 워드라인(21)이 언에이불되어 전하 Vcc

공유 등작이 발생되면, 캐페시터(23)의 정보에 따라 제1비트라인(BL)의 전압은 -2 전압보다 \triangle V만큼 크거나 \triangle V만큼 작게된다. 이때 신호증폭 수단(31)을 인에이불시키면, 제1모오스 캐패시터(32) 및 제2모

오스 캐래시 터(33)가 도통되어 각각 제1비트라인 (BL) 및 제2비트라인(**BL**)의 신호를 1차 증폭시킨다. 여기서 일반적인 캐래시터의 커플링효과(coupling effect)에 의해 전국의 일단(여기서는 제2도의 모오스 캐래시터(32 또는 33)의 채널측)에 전압에 인가되면 반대증인 전국의 타단(여기서는 제2도의 모오스캐래 시터(32 또는 33)의 케이트속)에도 상기 인가된 전압 레벨에 대용하여 전압이 상송 또는 하강하게 됨은 잘 알려진 사실이다. 미때 상기 제1및 제2모오스 캐래시터(32,33)는 제4도와 같은 특성 곡선을 갖는다 즉, 인현스먼트형의 엔모오스 플래지스터는 일정 전압범위(Vmin-Vmax)내에서는 전압이 높아지면 캐래시턴 스도 높아지고 전압이 낮아지면 캐래시턴스도 낮아진다.

때라서 캐패시터(23)의 정보 전해량에 의해 전하공유 상태에서는 상기 제1 및 제2비트라인(BL, BL)의 바이에상(blasing)에 다르게 되어 있으므로, 상기 제1 및 제2모오스 캐패시터(32,33)에 의해 증폭되는 크 기도 다른 값을 갖게된다. 한편 바이에 스전압에 따라 캐패시턴스의 용량이 변화되는 기술에 대하여는 플-리치맨(PAUL RICHMAN)에 전술한 "MOS Field-Effect Transistors and Integrated Circuits"의 페이지 53~ 57 사이에 상체하게 연급된 바와 같다.

(23)에 저장된 정보가 테이터 기일시의 등작 과정을 살펴본 \sqrt{cc}

[대: 먼저: 등화라인(11)이 인에이(불되면 제1 및 제2비트리인(BL, **BI**)은 2 전압으로 동일하게 프리 차이저 된다. 이후 제3A의 (A1)과 같이 워드라인이 인에이불되면, 엔모오스 트랜지스터(22)가 도통되므로, 캐패시터(23)에 충전되어 있는 전하가 상기 엔모오스 트랜지스터(22)를 통해 제1비트라인

대를 유지하지만, 제1비트라면(BL)은 제3A도의(A3)와 같이 메모리 쎌의 정보에 의해 2 시 전압 레벨로 상승한다. 여겨서 상기 [전압은 개패시터(23)에 통전되어 있던 데이터 11에 의한 미소전압이 된다. 따라서 상기 제1 및 제2비트라면(BL, BL)은 어의 이주 작은 전압차를 갖게된다. 상기 워드라인(21)이 제3A도의 (A1)과 같이 면예이를 된호. (A2)와, 같이 전호증폭 수단(31)을 인에미를시키면, 제1 및 제2모오 차패시터(32,33)는 각각 제1 및 제2비트라면(BL, BL)의 신호를 1차 증폭시키게 된다. 이때 상기 V CC

제1 및 제2모오스 캐패시터(32,33)는 제4도와 같은 특성을 갖게 된다. 여기처 2 전압 레벨일 경우에는 상기 모오스 캐패시터(32,33)가 Cox와 Cmin의 중간 값을 갖도록 설정한다. 따라서 상기 신호증폭 수단(31)의 의에이들되면。 상기 제1비트라면 (BL)에 케이트가 연결된 제1모오스 캐패시터(32)는 상기 제2비

트리인(BI)에 게이트가 연결된 제2모오스 캐패시터(33)보다 더 큰 증폭도를 갖게 된다. 이는 상기한 비와 같이 모오스 캐패시터의 게이트 소드에 바이어스된 전압 값에 따라 캐패시턴스의 용량이 달라지는 것을 이용하는 것으로, 상기 신호증폭 수단이 인에이불되면 1천압의 차를 갖는 제1 및 제2버트라인(BL, BI)

상기와 같이 제1 및 제2비트라인(BL, BL))간에 전압차가 2레벨로 커지게 되면 감지증폭기(40)는 신축하게 데이타의 논리를 감지하며 데이타를 증폭시키게 된다. 즉, 라인(41)로 Vcc 레벨 전원을 공급하고 라인(42)로 VCS 레벨 전원을 공급하면, 피모오스 트랜지스터(43)가 제1비트라인(BL)의 신호전압 레벨에 의해 비도통되므로(피모오스 트랜지스터(42)가 도통되며 제1비트라인(BL)은 Vcc 전압 레벨로 상증한다. 또한 상기 제1비트라인(BL)이 Vcc 전압 레벨로 상승되면 엔모오스 트랜지스터(46)가 도통되므로 제2비트라

 8 인 (\mathbf{BL}) 의 선호는 VSS 전압 레벨로 선속하게 하강된다. 따라서 장기 신호증품기(30)에 의해 제1 및 제2비트라인(\mathbf{BL})이 Vac 전압 레벨로 상승하고,

성기 제2비트리면(BI)이 VSS 전압 레벨로 하강하는 시간에 빨리자, 천이사간을 빠르게 할 수 있는 통사에 안정된 감자 동작을 수행할 수 있게 된다. 두번째로 상기 메모리 쌀(20)의 캐패사터(23)에 저장된 정보가 데이터, 이 일시의 동작 과정을 살펴본다. 먼저 등화과정을 통해 상기 제1 및 제2비트라인 Vcc

(BL), BL)을 2 전압으로 프리치아지 시킨 후 제3도의 (BN)과 같이 워드라인(21)을 인에이불시키

Vcc

면, 장기 엔모오츠 트랜지스터(22)가 도통되어 제하비트라인(81)의 천압에 의해 캐페시터(23)는

(마라서 제3도의 (84)와 같이 제2비트라면(BL)은 VCC/2 전압을 유지하지만, 제1비트라인(BL)은 제3모 Vcc 를 천입·레벨로 하강된다. 미호 제3도의 (B2)와 같이 신호증폭 수단(31)을 인 드의 (B3)와 같이 에이블시키면, 비트라인(B), **용도**(강에는 (전압차를 갖도록 바이어스되어 있으므로, 제4도와 같이 특성 에 의해 제1모오스 캐페시터(32)는 제3도의 (83)와 같이 제1비트라인(BL)의 신호를 증폭하고, 제2모오스 개교사단(33)는 제3도의 (84)와 같이 제2H(트라인(^{BL})의 선호를 증폭한다. 따라서 성기 제수및 제2H 트리인(8), $\overline{\mathbf{BI}}$) 2에는 2천입차를 갖게되며, 이 경우 제2비트리인($\overline{\mathbf{BI}}$)의, 천압이 더 크게팀을 알 수 있다.

상기와 같이 신호증폭기(31)가 제1 및 제2비트라인(BL. BT.)간의 전압차를 더 크게 증폭시키므로, 감 지증품기(40)는 삼기한 바와 같이 신속하고 안정된 감지동작을 수행하게 된다. 즉, 피모오스 트랜지스터 (43)가 도통되므로 제2비트라인(**BL**)을 Vcc 전압 레벨로 신속하게 상송되고, 엔모오스 트랜지스터(45)가 도통도므로 제 비트라인(8L)은 신속하게 VSS 전압 레벨로 한강된다. 실험에 의하면 상기 모오스 캐페시터(32,33)의 싸이즈가 5㎡인 중독도는 약 30㎡가 된다. 또한 모오스 트랜지스터의 채널 주입 등도와 모오스 캐페시터의 주입 등도를 달리하면 모오스 캐페시터의 중폭을을 증가시킬 수 있다. 그리고 제 1모오스 트랜지스터의 자료 등도를 달리하면 모오스 캐페시터의 중폭을을 증가시킬 수 있다. 그리고 제 1모오스 트랜지스터(32)의 캐페시턴스 용량과 제2모오스 캐페시터(33)의 캐페시턴스 용량을 통일하게 설정하면 효과적이다. [마라서 워드라인이 언에이불된후, 메모리 쎌의 정보와 비트라인간에 전하공유가 되어 발생되어 전압차를 감지증폭기를 구동하기 전에 1차 증폭하며 전압차를 더 크게 함으로서, 감지증폭기에서는 신속하고 인정된 감지 기능을 수행할 수 있게 된다.

(57) 君子의 智明


정구함 1

워드라인과, 제가 및 제2비트라인과, 통화선호 발생시 성거 제가 및 제2비트라인을; 중간 천압 레벨로 프리차이지 하는 등화회로와, 성기 어드라인과 제1비트라인에 연결되며 조정의 데이터를 저장하는 메모리 벨고가, 상기 제가 및 제2비트라인의 정보를 강지 및 증폭하는 감지 중폭기를 구비하는 '반도제' 메모리 증치에 있어서, 성기 워드라인 인세이를후 소정시간 뒤에 인세이를되는 선호증폭 수단과, 성기 제1비트라인에 게이트가 연결되고 상기 선호증폭 수단에 소오스 및 드레인이 공통 연결되는 제1모오스 캐패시터와, 성기 제2비트라인에 게이트가 연결되고 상기 선호증폭 수단에 소오스 및 드레인이 공통 연결되는 제1모오스 캐패시터와, 성기 제2비트라인에 게이트가 연결되고 상기 선호증폭 수단에 소오스 및 드레인이 공통 연결되는 제2모오스 캐패시터로 구성되어, 성기 제1 및 제2모오스 캐패시터가 게이트 노드의 전압 바이어스에 의해 캐패시턴스 용량이 변화되어 제1 및 제2비트라인의 전압차를 상기 감제증폭기보다 먼저 증폭하므로 상기 감지증폭기가 신속하고 안정된 감지 기능을 수행하도록 동작함을 특징으로 하는 반도체 메모리 장치의 데이터 감지 증폭하므로 증폭회로.


제1항에 있어서, 상기 제1모오스 캐패시터의 캐패시턴스 용량이 상기 제2모오스 캐패시터의 캐패시턴스 용량과 같음을 특징으로 하는 반도체 메모리 장치의 데이타 감지 증폭회로

도 Ø

EPI1



<u> 582</u>



⊊B3-A

